Merrillchip Nuovo e originale in stock Componenti elettronici circuito integrato IC DS90UB928QSQX/NOPB

1.

FPDLINK è un bus di trasmissione differenziale ad alta velocità progettato da TI, utilizzato principalmente per trasmettere dati di immagine, come dati di fotocamera e display.Lo standard è in continua evoluzione, dalla coppia originale di linee che trasmettono immagini 720P@60fps all'attuale capacità di trasmettere 1080P@60fps, con chip successivi che supportano risoluzioni di immagine ancora più elevate.Anche la distanza di trasmissione è molto lunga, raggiungendo circa 20 m, rendendolo ideale per le applicazioni automobilistiche.

FPDLINK dispone di un canale avanti ad alta velocità per la trasmissione di dati di immagine ad alta velocità e di una piccola porzione di dati di controllo.Esiste anche un canale all'indietro a velocità relativamente bassa per la trasmissione delle informazioni di controllo inverso.Le comunicazioni avanti e indietro formano un canale di controllo bidirezionale, che porta alla progettazione intelligente dell'I2C in FPDLINK che verrà discusso in questo documento.

FPDLINK viene utilizzato con un serializzatore e un deserializzatore accoppiati insieme, la CPU può essere collegata al serializzatore o al deserializzatore, a seconda dell'applicazione.Ad esempio, in un'applicazione per fotocamera, il sensore della fotocamera si connette al serializzatore e invia i dati al deserializzatore, mentre la CPU riceve i dati inviati dal deserializzatore.In un'applicazione di visualizzazione, la CPU invia i dati al serializzatore e il deserializzatore riceve i dati dal serializzatore e li invia allo schermo LCD per la visualizzazione.

2.

L'i2c della CPU può quindi essere collegato al serializzatore o all'i2c del deserializzatore.Il chip FPDLINK riceve le informazioni I2C inviate dalla CPU e trasmette le informazioni I2C all'altra estremità tramite FPDLINK.Come sappiamo, nel protocollo i2c, l'SDA viene sincronizzato tramite SCL.Nelle applicazioni generali, i dati vengono bloccati sul fronte di salita di SCL, il che richiede che il master o lo slave siano pronti per i dati sul fronte di discesa di SCL.Tuttavia, in FPDLINK, poiché la trasmissione FPDLINK è temporizzata, non ci sono problemi quando il master invia i dati, al massimo lo slave riceve i dati qualche clock dopo rispetto a quanto il master li invia, ma c'è un problema quando lo slave risponde al master , ad esempio, quando lo slave risponde al master con un ACK quando l'ACK viene trasmesso al master, è già in ritardo rispetto al tempo inviato dallo slave, cioè ha già superato il ritardo FPDLINK e potrebbe aver mancato la salita bordo del SCL.

Fortunatamente il protocollo i2c tiene conto di questa situazione.La specifica i2c specifica una proprietà chiamata i2c stretch, il che significa che lo slave i2c può abbassare l'SCL prima di inviare l'ACK se non è pronto, in modo che il master fallisca durante il tentativo di estrarre l'SCL in modo che il master continui a provare a sollevare SCL e attendere il, Pertanto, analizzando la forma d'onda i2c sul lato FPDLINK Slave, scopriremo che ogni volta che viene inviata la parte dell'indirizzo slave, ci sono solo 8 bit e l'ACK riceverà una risposta in seguito.

Il chip FPDLINK di TI sfrutta appieno questa funzionalità, invece di inoltrare semplicemente la forma d'onda i2c ricevuta (mantenendo cioè la stessa velocità di trasmissione del mittente), ritrasmette i dati ricevuti alla velocità di trasmissione impostata sul chip FPDLINK.È quindi importante tenerlo presente quando si analizza la forma d'onda i2c sul lato FPDLINK Slave.La velocità di trasmissione i2c della CPU può essere 400K, ma la velocità di trasmissione i2c sul lato slave FPDLINK è 100K o 1M, a seconda delle impostazioni SCL alta e bassa nel chip FPDLINK.