XC2C256-7TQG144C QFP144 chip xilinx 1,8 V Quantità ingresso-uscita 118 FLASH PLD IC elettronico
Caratteristiche del prodotto
TIPO | DESCRIZIONE | SELEZIONARE |
Categoria | Circuiti integrati (CI) |
|
Mfr | AMD Xilinx |
|
Serie | CoolRunner II |
|
Pacchetto | Vassoio |
|
Stato del prodotto | Attivo |
|
Tipo programmabile | Nel sistema programmabile |
|
Tempo di ritardo tpd(1) Tempo max | 6,7 ns |
|
Alimentazione di tensione – Interna | 1,7 V ~ 1,9 V |
|
Numero di elementi/blocchi logici | 16 |
|
Numero di macrocelle | 256 |
|
Numero di porte | 6000 |
|
Numero di I/O | 118 |
|
temperatura di esercizio | 0°C ~ 70°C (TA) |
|
Tipo di montaggio | Montaggio superficiale |
|
Pacchetto/custodia | 144-LQFP |
|
Pacchetto dispositivo del fornitore | 144-TQFP (20×20) |
|
Numero del prodotto base | XC2C256 |
|
Segnala un errore nelle informazioni sul prodotto
Visualizza simile
Documenti e supporti
TIPO DI RISORSA | COLLEGAMENTO |
Schede tecniche | XC2C256 Scheda tecnica |
Informazioni ambientali | Certificazione RoHS Xiliinx |
Prodotto presentato | CPLD CoolRunner™-II |
Assemblaggio/origine PCN | Modifica LeadFrame di Mult Dev il 29/ott/2018 |
Scheda tecnica HTML | XC2C256 Scheda tecnica |
Classificazioni ambientali ed di esportazione
ATTRIBUTO | DESCRIZIONE |
Stato RoHS | Conformità ROHS3 |
Livello di sensibilità all'umidità (MSL) | 3 (168 ore) |
Stato REACH | REACH Inalterato |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |
Un dispositivo logico programmabile complesso (CPLD) è un dispositivo logico con array AND/OR e macrocelle completamente programmabili.Le macrocelle sono gli elementi costitutivi principali di un CPLD, che contengono operazioni logiche complesse e logica per l'implementazione di espressioni disgiuntive in forma normale.Gli array AND/OR sono completamente riprogrammabili e responsabili dell'esecuzione di varie funzioni logiche.Le macrocelle possono anche essere definite come blocchi funzionali responsabili dell'esecuzione della logica sequenziale o combinatoria.
Un dispositivo logico programmabile complesso è un prodotto innovativo rispetto ai dispositivi logici precedenti come gli array logici programmabili (PLA) e la logica di array programmabile (PAL).I dispositivi logici precedenti non erano programmabili, quindi la logica veniva costruita combinando più chip logici insieme.Un CPLD presenta una complessità tra PAL e array di porte programmabili sul campo (FPGA).Presenta inoltre le caratteristiche architettoniche sia dei PAL che degli FPGA.La principale differenza architetturale tra CPLD e FPGA è che gli FPGA si basano su tabelle di ricerca, mentre i CPLD si basano su sea-of-gates.
Le caratteristiche comuni di CPLD e FPGA sono che entrambi hanno un gran numero di gate e disposizioni flessibili per la logica.Mentre le caratteristiche comuni tra CPLD e PAL includono la memoria di configurazione non volatile.I CPLD sono leader nel mercato dei dispositivi logici programmabili, offrendo molteplici vantaggi come programmazione avanzata, basso costo, non volatile e facile da usare.
UNdispositivo logico programmabile complesso(CPLD) è undispositivo logico programmabilecon complessità compresa tra quella diPALEFPGAe le caratteristiche architettoniche di entrambi.L'elemento costitutivo principale del CPLD è amacrocella, che contiene l'implementazione logicaforma normale disgiuntivaespressioni e operazioni logiche più specializzate.
Caratteristiche[modificare]
Alcune delle funzionalità CPLD sono in comune conPAL:
- Memoria di configurazione non volatile.A differenza di molti FPGA, una configurazione esternaromnon è richiesto e il CPLD può funzionare immediatamente all'avvio del sistema.
- Per molti dispositivi CPLD legacy, il routing vincola la maggior parte dei blocchi logici ad avere segnali di ingresso e uscita collegati a pin esterni, riducendo le opportunità di memorizzazione dello stato interno e di logica profondamente stratificata.Questo di solito non è un fattore importante per i CPLD più grandi e le famiglie di prodotti CPLD più recenti.
Altre caratteristiche sono in comune conFPGA:
- Gran numero di cancelli disponibili.I CPLD in genere hanno l'equivalente di migliaia o decine di migliaia diporte logiche, consentendo l'implementazione di dispositivi di elaborazione dati moderatamente complicati.I PAL hanno in genere al massimo poche centinaia di gate equivalenti, mentre gli FPGA variano tipicamente da decine di migliaia a diversi milioni.
- Alcune disposizioni per una logica più flessibile disomma del prodottoespressioni, inclusi complicati percorsi di feedback tra macrocelle e logica specializzata per l'implementazione di varie funzioni di uso comune, comenumero intero aritmetica.
La differenza più evidente tra un CPLD di grandi dimensioni e un FPGA di piccole dimensioni è la presenza di memoria non volatile su chip nel CPLD, che consente di utilizzare i CPLD per "boot loader", prima di cedere il controllo ad altri dispositivi che non dispongono di una propria memorizzazione permanente dei programmi.Un buon esempio è il caso in cui un CPLD viene utilizzato per caricare i dati di configurazione per un FPGA dalla memoria non volatile.[1]
Distinzioni[modificare]
I CPLD rappresentavano un passo evolutivo rispetto ai dispositivi ancora più piccoli che li hanno preceduti,PLA(prima spedito daSignetica), EPAL.Questi a loro volta erano preceduti dalogica standardprodotti, che non offrivano alcuna programmabilità e venivano utilizzati per costruire funzioni logiche collegando fisicamente diversi chip logici standard (o centinaia) insieme (di solito con cablaggio su uno o più circuiti stampati, ma a volte, soprattutto per la prototipazione, utilizzandoavvolgere il filocablaggio).
La principale distinzione tra le architetture dei dispositivi FPGA e CPLD è che i CPLD sono basati internamente sutabelle di ricerca(LUT) mentre gli FPGA utilizzanoblocchi logici.