DS90UB914ATHRSRQ1 QFN nuovo di zecca originale DS90UB914ATHRSRQ1 Con il venditore RICONVALIDA offerta

Un serializzatore/deserializzatore (SerDes) è una coppia di blocchi funzionali comunemente utilizzati nelle comunicazioni ad alta velocità per compensare input/output limitati.Questi blocchi convertono i dati tra dati seriali e interfacce parallele in ciascuna direzione.Con il termine "SerDes" si intendono genericamente le interfacce utilizzate in diverse tecnologie e applicazioni.L'uso principale di un SerDes è fornire la trasmissione di dati su una singola linea o acoppia differenzialeal fine di ridurre al minimo il numero di pin I/O e di interconnessioni.

La funzione SerDes di base è composta da due blocchi funzionali: il blocco Parallel In Serial Out (PISO) (noto anche come convertitore parallelo-seriale) e il blocco Serial In Parallel Out (SIPO) (noto anche come convertitore seriale-parallelo).Esistono 4 diverse architetture SerDes: (1) SerDes orologio parallelo, (2) SerDes orologio incorporato, (3) SerDes 8b/10b, (4) SerDes bit interleaved.

Il blocco PISO (Parallel Input, Serial Output) ha in genere un ingresso di clock parallelo, una serie di linee di ingresso dati e latch di dati di ingresso.Può utilizzare un interno o un esternoanello ad aggancio di fase (PLL)per moltiplicare il clock parallelo in ingresso fino alla frequenza seriale.La forma più semplice del PISO ha un unicoregistro a scorrimentoche riceve i dati paralleli una volta per clock parallelo e li sposta alla frequenza di clock seriale più alta.Le implementazioni possono anche utilizzare adoppio bufferregistrati per evitaremetastabilitàdurante il trasferimento di dati tra domini di clock.

Il blocco SIPO (Serial Input, Parallel Output) ha tipicamente un'uscita del clock di ricezione, una serie di linee di uscita dei dati e latch dei dati di uscita.L'orologio di ricezione potrebbe essere stato recuperato dai dati dalla serialerecupero dell'orologiotecnica.Tuttavia, i SerDe che non trasmettono un clock utilizzano il clock di riferimento per bloccare il PLL sulla frequenza Tx corretta, evitando bassifrequenze armonichepresente nelflusso di dati.Il blocco SIPO divide quindi il clock in entrata fino alla velocità parallela.Le implementazioni in genere hanno due registri collegati come un doppio buffer.Un registro viene utilizzato per sincronizzare il flusso seriale e l'altro viene utilizzato per conservare i dati per il lato parallelo più lento.

Alcuni tipi di SerDe includono blocchi di codifica/decodifica.Lo scopo di questa codifica/decodifica è tipicamente quello di porre almeno limiti statistici sulla velocità delle transizioni del segnale per consentire una più facilerecupero dell'orologionel ricevitore, per fornireinquadraturae fornireBilanciamento CC.