XC7Z100-2FFG900I – Circuiti integrati, integrati, sistema su chip (SoC)

Architettura SoC di base

Una tipica architettura system-on-chip è costituita dai seguenti componenti:
- Almeno un microcontrollore (MCU) o microprocessore (MPU) o processore di segnale digitale (DSP), ma possono essere presenti più core del processore.
- La memoria può essere una o più tra RAM, ROM, EEPROM e memoria flash.
- Oscillatore e circuito ad anello bloccato di fase per fornire segnali di impulso temporale.
- Periferiche costituite da contatori e temporizzatori, circuiti di alimentazione.
- Interfacce per diversi standard di connettività come USB, FireWire, Ethernet, ricetrasmettitore asincrono universale e interfacce periferiche seriali, ecc..
- ADC/DAC per la conversione tra segnali digitali e analogici.
- Circuiti di regolazione della tensione e regolatori di tensione.
Limitazioni dei SoC

Attualmente, la progettazione delle architetture di comunicazione SoC è relativamente matura.La maggior parte delle aziende produttrici di chip utilizza architetture SoC per la produzione di chip.Tuttavia, poiché le applicazioni commerciali continuano a perseguire la coesistenza e la prevedibilità delle istruzioni, il numero di core integrati nel chip continuerà ad aumentare e le architetture SoC basate su bus diventeranno sempre più difficili da soddisfare le crescenti esigenze dell'elaborazione.Le principali manifestazioni di ciò sono
1. scarsa scalabilità.La progettazione del sistema SoC inizia con un'analisi dei requisiti di sistema, che identifica i moduli nel sistema hardware.Affinché il sistema funzioni correttamente, la posizione di ciascun modulo fisico nel SoC sul chip è relativamente fissa.Una volta completata la progettazione fisica, è necessario apportare modifiche, il che può essere effettivamente un processo di riprogettazione.D'altro canto i SoC basati sull'architettura bus sono limitati nel numero di core del processore espandibili su di essi a causa del meccanismo di comunicazione intrinseco dell'arbitraggio dell'architettura bus, cioè solo una coppia di core del processore può comunicare contemporaneamente.
2. Con un'architettura bus basata su un meccanismo esclusivo, ciascun modulo funzionale di un SoC può comunicare con gli altri moduli del sistema solo dopo aver acquisito il controllo del bus.Nel complesso, quando un modulo acquisisce i diritti di arbitraggio del bus per la comunicazione, gli altri moduli nel sistema devono attendere finché il bus non è libero.
3. Problema di sincronizzazione dell'orologio singolo.La struttura del bus richiede una sincronizzazione globale, tuttavia, man mano che le dimensioni delle caratteristiche del processo diventano sempre più piccole, la frequenza operativa aumenta rapidamente, raggiungendo successivamente i 10 GHz, l'impatto causato dal ritardo di connessione sarà così grave che sarà impossibile progettare un albero dell'orologio globale. e, a causa dell'enorme rete di clock, il suo consumo energetico occuperà la maggior parte del consumo energetico totale del chip.